.
.
.
.
.
.
.
.
.
.
.
.

Microelettronica


Denominazione del corso: Microelettronica
Corso di studi: I4I - Laurea magistrale in Ingegneria Informatica e Automatica
Quadrimestre/Semestre:
Anno:
Numero di moduli: 1
Crediti: 9
Ore: 90
Tipologia: D - Attività a scelta dello studente
Struttura: monodisciplinare
Settore Scientifico Disciplinare: ING-INF/01 (Elettronica)

Docente: Giuseppe Ferri (90 ore). Titolo copertura: cattedra (prof. ordinario)
Orario di ricevimento: primo semestre: mandare mail


Programma sintetico del corso:

Questo insegnamento si propone di fornire gli elementi di base di progettazione analogica di circuiti integrati, in particolare a bassa frequenza. La descrizione dei circuiti è indipendente dalla tecnologia utilizzata. Alla fine del corso, gli studenti avranno acquisito le tecniche di base per il progetto dei circuiti e sistemi in tecnologia CMOS. Questo corso richiede la conoscenza delle nozioni dell’elettronica analogica (forniti nei corsi di Elettronica I e II). Risultati di apprendimento previsti: Comprensione dei concetti forniti nell'ambito del corso e del loro inquadramento organico, capacità di tradurre le nozioni teoriche acquisite in semplici esempi di progettazione. Particolare importanza sarà attribuita allo svolgimento, da parte dello studente, di una tesina di progettazione di un circuito o sistema microelettronico in tecnologia integrata CMOS standard. Programma sintetico: Il transistor MOS. Progettazione di blocchi analogici in tensione (tra cui, OTA). Progettazione a bassa tensione e bassa potenza. Progettazione di blocchi analogici in corrente (CCII). Circuiti e interfacce per sensori. SC e SOA. Tecniche di riduzione e di offset e rumore e di estrazione del segnale. Processo CMOS. Layout. Latch-up.

Programma esteso del corso:

Link Programma completo (PDF)    (Aggiornato il 24-08-2017)

Indice del libro di testo Capitolo 1 Il transistor MOS 1.1 Introduzione 1.2 Struttura a bande nei solidi 1.3 Funzionamento ed equazioni fondamentali 1.4 La tensione di soglia 1.5 Caratteristica mutua 1.6 Caratteristica di uscita 1.6.1 Regione di weak inversion 1.6.2 Regione lineare o di triodo 1.6.3 Regione di saturazione 1.7 Circuito equivalente a piccolo segnale 1.8 Transconduttanza 1.9 Conduttanza di uscita 1.10 Resistenze viste dai terminali 1.11 Capacità parassite 1.12 Rumore 1.13 Comparazione MOS-BJT Capitolo 2 I principali blocchi analogici in tensione 2.1 Introduzione 2.2 Caratteristiche fondamentali degli amplificatori operazionali 2.3 Stabilità degli amplificatori 2.4 Amplificatori a singolo transistor 2.4.1 Guadagno e resistenze nei circuiti a source comune e drain comune 2.4.2 Source comune con carico attivo 2.4.3 Inverter CMOS 2.4.4 Cascode 2.4.5 Drain comune con carico attivo 2.4.6 Divisori di tensione 2.5 Stadi di uscita 2.6 Specchi di corrente 2.6.1 Specchio di corrente semplice 2.6.2 Specchio di corrente Wilson 2.6.3 Specchio di corrente di Wilson migliorato 2.6.4 Specchio di corrente cascode 2.7 Altri riferimenti di corrente 2.7.1 Generatore di corrente basato sulla tensione di soglia 2.7.2 Generatore di corrente basato sulla tensione termica 2.8 Generatori di tensione 2.9 Progetto di amplificatori a transconduttanza (OTA) 2.9.1 OTA semplice 2.9.2 OTA simmetrico 2.9.3 OTA di Miller 2.9.4 Soluzioni complementari 2.10 Considerazioni sul rumore 2.11 Amplificatori completamente differenziali 2.12 Particolari tipi di OTA 2.12.1 OTA “folded cascode” 2.12.2 OTA a più stadi e loro compensazione Capitolo 3 Progettazione a bassa tensione (Low-Voltage) e a bassa potenza (Low-Power) 3.1 Introduzione e considerazioni di progetto 3.2 Classificazione di circuiti CMOS “low voltage” 3.3 Proprietà elettriche dei MOS in applicazioni “low-voltage” 3.4 Stadi di ingresso “low voltage” 3.4.1 Singolo stadio differenziale di ingresso 3.4.2 Stadi di ingresso a dinamica completa (rail-to-rail) 3.5 Stadi di uscita “low voltage” 3.5.1 Stadio di uscita inverter CMOS 3.6 Introduzione alla progettazione “low power” 3.6.1 Limiti pratici e soluzioni “low-power” 3.6.2 Circuiti a polarizzazione adattativa Capitolo 4 L’approccio “current-mode”: CCII 4.1 Introduzione 4.2 Teoria della retroazione 4.3 L’approccio current-mode: nuovi blocchi 4.4 Current conveyor di prima e seconda generazione 4.5 Topologie di CCII: schemi circuitali e caratteristiche elettriche 4.5.1 CCII basato su specchi di corrente 4.5.2 CCII basati su coppia differenziale 4.6 Applicazioni di base dei CCII 4.7 Altre applicazioni dei CCII: simulatori di impedenza 4.7.1 Moltiplicatore di capacità 4.7.2 Simulatori di induttanza 4.8 Altre applicazioni dei CCII: filtri e oscillatori 4.9 CCII: evoluzioni ed ulteriori applicazioni 4.9.1 Dual output CCII (DOCCII) 4.9.2 Current gained CCII (CGCCII) 4.9.3 Differential CCII (DCCII) 4.9.4 Differential voltage CCII (DVCCII) 4.9.5 Universal CCII (UCCII) 4.10 CCII quasi-ideali e commerciali Capitolo 5 Circuiti e interfacce per sensori 5.1 Introduzione 5.2 Classificazione dei sensori 5.3 Sensori resistivi, capacitivi e termici 5.4 Interfacce per sensori e “smart systems” 5.4.1 Interfacce per sensori resistivi 5.4.2 Interfacce per sensori capacitivi 5.4.3 Interfacce per sensori di temperatura 5.5 Applicazione dell’amplificatore lock-in al sensor interface Capitolo 6 Switched Capacitors (SC) e Switched OpAmp (SOA) 6.1 Introduzione 6.2 Switched capacitors 6.3 Switched Op-Amp 6.4 Switched buffer 6.5 Esempio di un fully-differential “low voltage” SOA integrato in tecnologia CMOS Capitolo 7 Tecniche di riduzione dell’offset e del rumore negli amplificatori CMOS 7.1 Introduzione 7.2 Errori (di accuratezza) negli amplificatori 7.3 Tecniche di compensazione statiche 7.4 Tecniche di compensazione dinamiche 7.4.1 Tecnica dell’autozero (AZ) 7.4.2 Circuiti chopper (CHC) 7.4.3 Dynamic element matching (DEM) Capitolo 8 Tecniche di recupero del segnale dal rumore: l’amplificatore lock-in 8.1 Amplificatore lock-in 8.2 Funzionamento del lock-in 8.3 Schema a blocchi 8.3.1 Canale del segnale 8.3.2 Canale del riferimento 8.3.3 Phase-sensitive detector (mixer) 8.3.4 Filtro passa basso 171 8.4 Applicazione del lock-in a sensori di gas Appendice Processo CMOS e layout di circuiti integrati A.1 Introduzione A.2 Realizzazione del wafer monocristallino di silicio (metodo CZ) A.3 Processi tecnologici su silicio A.4 La litografia A.5 Processo di fabbricazione del gate per NMOS A.6 La tecnologia CMOS A.6.1 Il processo CMOS N-WELL A.6.2 Il processo CMOS P-WELL A.6.3 Il processo CMOS TWIN-TUB A.7 Il processo silicon on insulator (SOI) A.8 Disegno su silicio (layout) A.8.1 Regole di layout (design rules) A.8.2 Verifiche di layout A.9 Layout di transistor MOS A.10 Layout di resistenze integrate A.11 Layout di capacità integrate A.12 Il fenomeno del latch-up


Testi consigliati:

Link Giuseppe Ferri – Vincenzo Stornelli Circuiti e Sistemi per la Microelettronica 2012 - cm. 14x21- pp. 194 € 15.00
ISBN: 978-88-96319-20-8

            
            
                         


Modalità d'esame:

orale con discussione tesina


Risultati di apprendimento previsti:

imparare le tecniche di progettazione di circuiti integrati analogici microelettronici; saper progettare con PSPICE


Link Verifica la presenza di materiale didattico sul sito ELearning@AQ